\chapter{实验总结}
计原实验中，团队合作是非常重要的，否则仅凭团队内一人的努力也是很难完成的。从前期设计的两周，到后面的14天起早贪黑，前前后后的一个月都在与VHDL混日子。然而当最后验收完成的时候，那种满足感却是难以忘却的。下面从几个方面来介绍我们小组的心得和收获。
\section{设计}
在代码实现之前，对数据通路的设计一定要非常完善，同时也要考虑扩展的问题。所以在刚开始设计的时候就要全盘考虑各个方面，哪怕具体细节做不到，也要先把可能遇到的设计问题一一列出，在设计过程中对每个问题进行验证。此外一张没有问题的信号表在设计实现中也起到非常重要的作用。
\section{代码合作}
由于我们没有参考前人的代码，也不是仅凭某个大牛一个人的能力把代码编写工作做完，所以Subversion工具对于代码协作方面起到了非常重要的作用。通过之前建立的SVN服务器以及合理的分工，我们组的代码编写工作得以很快完成。
\section{时间表}
\begin{enumerate}
\item 11.14-11.17: 设计通路结构
\item 11.18-11.20: 编写各部分元件代码、设计冲突解决方案
\item 11.21-11.22: 组合各个部件
\item 11.23-11.25: 调试
\item 11.26-12.1: 实现中断、指令缓存、分时多进程
\end{enumerate}

\section{收获}
通过这次实验，我们积累了CPU设计和实现上的经验，对课程有了更深入的思考。

\section{致谢}
感谢刘卫东，李山山老师的教导，以及各位助教在实验中给予的支持。\\

感谢曹炎培与我们的交流。
